REG Memory VLP


- JEDEC標準設計規範
- 提供18.75mm高度VLP特別設計
- 具備ECC同位糾錯功能
- 在高速多負載環境中,保持數據訊號的同步一致性和驅動力的一致性。
- 8-10層PCB設計高標準
- 30μ“工業級金手指鍍金工藝
- 選用原廠server等級DRAM顆粒


規格參數


规格

带宽

容量

电压

工作温度

CL 延迟

Pin   脚

金手指

低温

高温

-40°C

-20°C

0°C

85°C

95°C

DDR4-2666   REG UDIMM VLP

PC4-21300

4GB-8GB

1.2V


*

*

*

*

CL19

288-pin

30μ"

DDR4-2133   REG UDIMM VLP

PC4-17000

4GB-8GB

1.2V

*

*

*

*

*

CL15

288-pin

30μ"

▲表示默认项   *表示可选项